

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 02-078327

(43)Date of publication of application : 19.03.1990

(51)Int.Cl.

H04B 3/56
H03H 11/04

(21)Application number : 63-228632

(71)Applicant : HITACHI LTD

(22)Date of filing : 14.09.1988


(72)Inventor : TACHIKAWA HAJIME
KAKO MASAO
SHIOKAWA JUNJI

(54) BLOCKING FILTER FOR INDOOR POWER LINE CARRIER

(57)Abstract:

PURPOSE: To obtain a blocking filter formed to have a broad band with a few number of stages or a small constant by providing a 1st circuit connected in series with a power line and offering a high impedance to a carrier frequency, dividing the 1st circuit into two and providing an opposite phase injection circuit to the midpoint.

CONSTITUTION: The 1st circuit connecting in series with the power line, offering a low impedance at a commercial power frequency (50/60Hz) and a high impedance at a carrier frequency (100-450kHz) is divided into two (captions 1, 3) and the opposite phase injection circuit 2 is provided on the midpoint. The opposite phase injection circuit 2 consists mainly of a differential amplifier type power amplifier and a coupling circuit and inverts the phase of a carrier signal injected from a live line and injects the resulting signal to the original live line. Thus, the carrier signal leaked from the circuit 3 being the 1st circuit is almost cancelled by the output signal of the opposite phase injection circuit 2 at the power live line where the opposite phase injection circuit 2 exists and then the carrier signal leaked to the power supply side via the circuit 1 is attenuated.



⑨ 日本国特許庁(JP)

⑩ 特許出願公開

⑫ 公開特許公報(A) 平2-78327

⑬ Int. Cl.³

H 04 B 3/56
H 03 H 11/04

識別記号

庁内整理番号

7323-5K
7922-5J

⑭ 公開 平成2年(1990)3月19日

審査請求 未請求 請求項の数 1 (全4頁)

⑮ 発明の名称 屋内電力線搬送波システムのブロッキングフィルタ

⑯ 特 願 昭63-228632

⑰ 出 願 昭63(1988)9月14日

⑱ 発 明 者 立 川 肇 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所家電研究所内

⑲ 発 明 者 加 来 雅 郎 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所家電研究所内

⑳ 発 明 者 塩 川 淳 司 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所家電研究所内

㉑ 出 願 人 株式会社日立製作所 東京都千代田区神田駿河台4丁目6番地

㉒ 代 理 人 弁理士 小川 勝男 外1名

明 細 書

1 発明の名称

屋内電力線搬送波システムのブロッキングフィルタ

2 特許請求の範囲

- 電力線に直列に挿入接続した搬送波周波数に対して高インピーダンスとなる2つの第1の回路と、この2つの第1の回路の中間位置に設けられ、上記電力線の活線から注出した搬送波信号を逆相にして上記活線に注入する逆相注入回路とを有することを特徴とする屋内電力線搬送波システムのブロッキングフィルタ。

3 発明の詳細な説明

〔産業上の利用分野〕

本発明は屋内電力線に搬送波信号を重畳して負荷機器を監視制御し、また通話を行う屋内電力線搬送波システムのブロッキングフィルタに関するものである。

〔従来の技術〕

このようなシステムのブロッキングフィルタと

しては、実開昭 56-68351 号や特開昭61-212927 号などが挙げられる。そして、その基本構成は電力線に直列に挿入接続した、商用電源周波数に対して低インピーダンスとなり搬送波周波数に対して高インピーダンスとなる第1の回路を有し、かつこの第1の回路の接続位置に対して商用電源側の電力線間に接続した、商用電源周波数に対して高インピーダンスとなり搬送波周波数に対して低インピーダンスとなる第2の回路を有している。この第1と第2の回路は具体的にはバンドエリミネーションフィルタまたはローパスフィルタを構成している。さらに電力線が単相3線である場合には負荷側の活線たる2電力線間に搬送波を伝達させる第3の回路を有している。この第3の回路は具体的には直列共振回路や、コンデンサのみの回路であつたり、一端を中性線に接続したトランス利用の回路となっている。以上の構成によって、搬送波信号が屋内側からブロッキングフィルタの外側(電源側)へ漏洩するのを防止している。なお、第3の回路は搬送波信号を一方から他方へ伝

運することによって通信範囲を拡げるもので異相間信号伝達手段と呼ばれている。

〔発明が解決しようとする課題〕

しかしながら、上記従来技術をスペクトラム拡散通信として適用しようとする、つまり広帯域化しようとする、あるいはローパスフィルタの段数が多くなったり、あるいはローパスフィルタの部品定数が大きくなって、寸法やコストなどの面での課題が提起されていた。

本発明の目的は少ない段数あるいは小さな定数にて広帯域化したブロッピングフィルタを提供することにある。

〔課題を解決するための手段〕

上記目的を達成するために本発明は、電力線に直列に挿入接続した、商用電源周波数に対して低インピーダンスとなり搬送波周波数に対して高インピーダンスとなる第1の回路を2分割し、その中間の位置に逆相注入回路を設ける。

〔作用〕

2分割した第1の回路は、その中間に設けた逆

ここで、逆相注入回路2は主に差動増幅形パワーアンプと結合回路からなり、活線から注出した搬送波信号をほぼ逆相にして元の活線に注入するのである。したがって、逆相注入回路2のある部分の電力線の活線では、第1の回路である回路3から漏洩してきた搬送波信号は逆相注入回路2の出力信号とほぼ相殺せられてしまう。この結果、第1の回路である回路1を介して電源側へ漏洩する搬送波信号は問題とならない程度に減衰してしまう。

次に第1図の構成の具体例を第2図および第3図に示して説明する。第2図においては第1図と同一物は同一番号としてある。第1の回路1、3はキャパシタンス C_1 とインダクタンス L_1 の並列共振回路からなるものである。7~12は電力線に接続される端子であって、端子7~9は電源側へ、また端子10~12は負荷（屋内）側へ接続される。端子8は電源側の中性線（アース）へ接続されるとともに、直接、端子11に接続される。端子7と10はそれぞれ一方の活線に接続されるとともに、

相注入回路から見た電力線のインピーダンスの変化が少なくなるように働く。また、逆相注入回路は電力線の活線から注出した搬送波信号を逆相にして元の活線に注入し、元の搬送波信号を打消すので電源側への漏洩防止機能を有している。

〔実施例〕

以下、本発明の一実施例を図面を用いて説明する。第1図は本発明を適用したブロッピングフィルタの一構成例を示すブロック図であって、商用電源の電力の進行方向を実線矢印で示し、搬送波信号の漏洩方向を破線矢印で示したものである。図において、1は電力線に直列に挿入接続した、商用電源周波数（50 Hz / 60 Hz）に対して低インピーダンスとなり搬送波周波数（100 KHz ~ 450 KHz）に対して高インピーダンスとなる第1の回路である。また、3は1と同一構成の回路であり、2は回路1と回路2の中間に設けられた逆相注入回路である。そして、4は単相3線である電力線の負荷側の活線たる2電力線間に搬送波信号を伝達させる第3の回路であって、異相間信号伝達回路である。

回路1の並列共振回路と回路3の並列共振回路を直列に接続した線路によって結ばれている。端子9と12はそれぞれ他方の活線に接続されるとともに、同様に2つの並列共振回路を介して結ばれている。5は端子7と8の間に接続されたバリスタであり、同様に、6は端子8と9の間に接続されたバリスタであって、電源側からのサージを吸収するものである。異相間信号伝達回路4はその1次側を端子10、11間に接続したとすると、2次側は端子11、12間に接続されるものであって、巻数比1:1のバラストランス13とカップリングコンデンサおよび、その放電用抵抗からなる。バラストランス13は1次側、2次側とも一方を端子11に接続しており、他方はそれぞれカップリングコンデンサと放電抵抗の並列回路を介して端子10または12に接続してある。ちなみに、設定値の例としては、バラストランス13のインダクタンス L_3 は15 μ Hであり、カップリングコンデンサのキャパシタンス C_3 は0.58 μ Fであり、放電抵抗の抵抗値 R_d は1 M Ω である。

さて、逆相注入回路2は第1の回路である並列共振回路間と端子8(または端子11)との間に接続される。本実施例では電力線が3線式となっているので、差動増幅形パワーアンプ14を中心とする逆相注入回路と、同じくパワーアンプ15を中心とする逆相注入回路との2系統となっている。両者は同一構成であるので、ここではパワーアンプ14に関してだけ述べることにする。なお、差動増幅形パワーアンプ14(15)の負帰還回路16を第3図に示しており、ともに説明していく。差動増幅形パワーアンプ14の非反転入力部は端子8に接続され、かつボリュームRvとコンデンサ(キャパシタンスC₄)の直列回路を介して反転入力部に接続される。このRvとC₄の直列回路はパワーアンプ14の位相補償回路であって適宜設定されるものである。一方、パワーアンプ14の反転入力部はインダクタ(L₂)とコンデンサ(C₂)の直列共振回路を介して回路1と3の中間にある活線に接続されるとともに、負帰還回路16を介して出力部に接続される。そして、パワーアンプ14の出力部はコンデンサ(C₃)を

部には若干の遅れの後に電圧 $-V_0$ が生じて先述の活線の電圧 V_1 を搬送波交流分を電圧0に戻そうとする。この結果、回路1から端子7側へ漏洩する搬送波信号は大幅に減衰する。

〔発明の効果〕

以上説明したように本発明によれば、電力線に直列に挿入接続した搬送波周波数(100KHz~450KHz)に対して高インピーダンスとなる第1の回路を設け、この第1の回路を2分割するとともに中間の位置に逆相注入回路を設けたので、第1の回路から漏洩した搬送波信号は逆相注入回路の出力信号により相殺されて電源側(屋外側)へ漏洩せず、しかもこの効果を得るに必要な構成は比較的簡単であるので寸法やコストなどの面での課題が改善される。

なお、回路1と3のインダクタはアモルフアスコアを用いても本発明は有効であり、逆相注入回路のパワーアンプ14、15の電源を端子7~9の部分から供給してもよい。

4 図面の簡単な説明

介してコンデンサ(C₁)とインダクタ(L₁)の並列共振回路に接続される。この逆相注入回路2内の並列共振回路(C₁, L₁)は先述の回路1と3の中間にある活線に接続されるもので、その設定値は第1の回路1または回路3における並列共振回路と同一となっている。次に負帰還回路16は第3図に示すように、インダクタンスL₂のインダクタとキャパシタンスC₂のコンデンサとの直列共振回路と、インダクタンス $\frac{L_1}{2}$ のインダクタとキャパシタンス2C₂のコンデンサとの並列共振回路とを直列に接続し、かつC₂のコンデンサに並列に抵抗値Rfの抵抗を並列に接続した構成となっている。ここで部品定数の一例を挙げると、キャパシタンスC₁を0.033 μ Fとし、インダクタンスL₁を15 μ Hとしたとき、インダクタンスL₂は1.6 μ H、キャパシタンスC₂とC₃は0.33 μ F、抵抗Rfは1K Ω 、キャパシタンスC₄は22 μ F程度となる。

このような構成により、端子10、11間に搬送波の電圧 V_0 が生じて、今、回路1と3の間の活線に電圧 V_1 が生じたとすると、パワーアンプ14の出力

第1図は本発明の一実施例を示すブロック図、第2図は第1図の具体的構成を示す回路図、第3図は第2図の差動増幅形パワーアンプの負帰還回路16の具体的構成を示す回路図である。

2…逆相注入回路、


14、15…差動増幅形パワーアンプ、

16…負帰還回路、


4…異相間信号伝達回路、

1、3…第1の回路。

第1図



第2図



第3図

